この例ではルネサスエレクトロニクス株式会社の Target Board for RX130 基板を使用します。この基板にはデバッガ(E2 エミュレータ Lite 相当)の機能が搭載されています。開発用PCとUSBでつなぐだけで、電源供給およびプログラムの書込み/デバッグができます。
基板とPCをUSBでつなぎます。
基板の以下のピンをオシロスコープと接続します。
| ピン番号 | 用途 | 接続先 |
|---|---|---|
| 62 | GND：信号GND | オシロスコープのGND |
| 80 | PD6：TP1出力ピン(基板LED0兼用) | オシロスコープのCH1 |
| 79 | PD7：TP2出力ピン(基板LED1兼用) | オシロスコープのCH2 |
flowchart LR
id1(Target Board RX130 基板) ---|USB|id3(開発用PC)
id1---|GND|id4(オシロスコープ)
id1-->|PD6->CH1|id4
id1-->|PD7->CH2|id4
GGのコンソール機能を使うだけであれば不要です。GGのTP機能を使ってプログラムのタイミング分析をするために使用します。この例では以下を使っています。
SIGLENT SDS 1104X-E
CH1,CH2,GND以外はつなぎません。
ルネサスエレクトロニクス株式会社の 統合開発環境 CS+ と CC-RXコンパイラ を使います。
| ツール | 動作確認時のバージョン |
|---|---|
| 統合開発環境 CS+ for CC | V8.07.00 |
| Compiler Standard V3 for RX(CC-RX) | V3.04.00 |
- CS+ for CC でプロジェクトを作成（R5F51308AxFP、アプリケーション(CC-RX)、プロジェクト名=任意）
- プロジェクトフォルダに GG_for_CCRX\src を srcフォルダごとコピー
- プロジェクトツリーに src 配下の GG_for_CCRX_SCI.c と GG_main.c ファイルを登録
- プロジェクトツリーに src\gg 配下の 全.c ファイルを登録
- プロジェクトツリーから プロジェクト名.c ファイルを外す
- プロジェクトツリーのデバッグツールをRX E2 Liteに変更し、プロパティで・・
- 接続用設定のメインクロックソースをHOCO(32MHz)にし
- 内蔵フラッシュメモリ書き換え時のクロック操作を許可するを"はい"にする
- ビルドツールプロパティの・・
- コンパイルオプションの追加のインクルードパスに src と src\gg を追加する
- スマートコンフィグレータ起動(RTOSはNone)
- クロックでメインクロックのチェックはずし、HOCOクロックをチェックし
- リセット後、HOCO発振が有効をチェックし
- エラーなくなるようクロックの配線接続を変更
- 保存して、コードの生成 を実行(セクション設定は"はい")
- CS+に戻って、ビルドのリビルドプロジェクトを実行
- デバッグのデバッグツールへダウンロードを実行(対象OSなし)
- 表示 - デバッグコンソール でデバッグコンソールを表示する
- デバッグコンソール上で右クリックメニューでローカルエコーバックを無効にする
- デバッグの実行
- デバッグコンソールでhelp[enter]と入力する
- mdコマンドでメモリダンプ中に改行が混じることがあるようです。これは既知の問題です。すいません。(EMUだけ発生します)(原因はわかっていません)
【2022.07.13 追記】デバッグコンソールからCOMにリダイレクトした先のTeraTermでは発生しないので、GG側の問題ではなさそうです。
flowchart LR
id1(デバッグコンソール) ---|COM90|id3(NULLモデム com0com)
id3---|COM91|id4(TeraTerm)
- タイトル、初回プロンプト
- 初期コマンド登録
- TP機能の有効化(GG_TP_ENABLE)
- TP機能で使用する出力ポート